1. 毕业设计（论文）的内容和要求
（一）设计内容： 本课题设计搭建一个RISC-V处理器的SOC，并设计卷积神经网络加速器作为协处理器与RISC-V处理器配合工作，实现在低成本的嵌入式平台上进行卷积神经网络加速运算。
（二）设计要求：1. 查阅资料，学习RISC-V处理器SOC设计技术以及神经网络算法，理解本设计的基本原理，对系统模块进行划分，确定整体方案；2. 通过蜂鸟E200的项目了解和熟悉RISC-V处理器，该项目有完整的SOC，且软件环境完整，不过其架构落后，不适合用来加速卷积神经网络算法。
要求搭建基本的RISC-V测试环境，设计相应的测试用例，测量E200处理器的性能，作为处理器选型的依据。
2. 参考文献
[1]秦华标,曹钦平.基于FPGA的卷积神经网络硬件加速器设计[J].电子与信息学报,2019,41(11):2599-2605.[2]贠晨阳,苗瑞霞.基于PicoRV32开源处理器的SOC平台搭建[J].现代电子技术,2019,42(21):90-93.[3]张园园. 基于RISC-V架构的物联网节点SoC研究与设计[D].南京航空航天大学,2019.[4]盛启隆. 基于RISC-V架构的双发射微处理器设计与实现[D].西安理工大学,2019.[5]邓天传,胡振波.一种超低功耗的RISC-V处理器流水线结构[J].电子技术应用,2019,45(06):50-53.[6]马珂. 具有卷积神经网络扩展指令的微处理器的设计与实现[D].西安理工大学,2018.[7]高震宇. 基于深度卷积神经网络的图像分类方法研究及应用[D].中国科学技术大学,2018.[8]杨维科. 基于RISC-V开源处理器的卷积神经网络加速器设计方法研究[D].上海交通大学,2018.[9]陆志坚. 基于FPGA的卷积神经网络并行结构研究[D].哈尔滨工程大学,2013.
以上是毕业论文任务书，课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
