全文总字数：2380字
1. 毕业设计（论文）的内容和要求
本次设计主要是通过对RISC-V官方提供的参考处理器实现项目Rocket Chip的研究，构建了基于RISC-V的SoC。
首先用Verilog语言进行了该SoC的前端设计，并用官方工具链对SoC的功能进行仿真验证，然后基于Xilinx开发板对构建得到的SoC进行FPGA原型验证，最后在该平台上运行FreeRTOS，实现该SoC的操作系统移植。
本次设计主要可以分为以下工作：1. 对Rocket Chip进行研究。
2. 实验内容和要求
1. 各个功能模块都能正常实现其功能；2. Core能够识别官方提供的指令；3. 能够在FPGA上对其移植的操作系统进行实例验证；
3. 参考文献
[1] 邓天传,胡振波.一种超低功耗的RISC-V处理器流水线结构[J].电子技术应用,2019,45(06):50-53.
[2] 邓紫珊. 基于RISC-V的SoC设计及其RTOS移植[D].电子科技大学,2020
[3] 赛昉科技重磅发布全球首款基于RISC-V人工智能视觉处理平台惊鸿7100[J].中国集成电路,2020,29(11):49.
4. 毕业设计（论文）计划
起讫日期 设计（论文）各阶段工作内容 备 注 2020-12-01～2020-12-21 确定课题，查阅资料，理解系统基本原理 2021-12-22～2021-01-18 完善课题研究方案，完成外文翻译、文献综述和开题报告 2021-03-01～2021-03-15 对整体系统进行设计，实现部分模块功能 2021-03-16～2021-03-30 实现其他剩余模块功能，并绘制模块功能流程图 2021-04-01～2021-04-15 实现JTAG调试模块和总线模块的设计 2021-04-16～2021-05-15 进行FPGA原型验证以及系统移植 2021-05-16～2021-06-02 撰写毕业论文 2021-06-03～2021-06-09 查漏补缺，PPT制作，准备答辩 2021-06-10～2021-06-14 完成毕业设计及论文
以上是毕业论文任务书，课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
