1. 毕业设计（论文）主要内容：
随着信息时代的高速发展，待处理的信号频率也在不断提高，传统的数据采集系统已经难以满足人们对高速大容量数据的实时处理需求，越来越多的数据采集系统对数据传输技术提出更高的需求。
PCIe总线作为新一代的I/O局部总线标准，以其优秀的服务质量和高效的数据传输效率，逐渐取代传统总线，成为新的局部总线工业标准，其高速数据传输速率使其具有极广阔的发展前景。
本课题拟采用Xilinx Kintex 7 FPGA评估板来实现一套基于PCIe总线的高速数据传输系统。
2. 毕业设计（论文）主要任务及要求
(1) 学习Xilinx FPGA IP核设计的方法；
(2) 搭建基于PCIe IP核的嵌入式系统；
(3) 完成高速数据传输系统的调试并验证；
3. 毕业设计（论文）完成任务的计划与安排
(1) 第1－3周：查阅相关文献资料，明确研究内容，学习毕业设计研究内容所需理论的基础。确定毕业设计方案，完成开题报告。
(2) 第4－5周：掌握FPGA IP核设计方法，学习Verilog HDL设计语言，完成英文资料的翻译，熟悉开发环境。
(3) 第6－11周：完成系统的调试。
4. 主要参考文献
[1] Rota, L (Rota, L.); Caselle, M (Caselle, M.); et al. A PCIe DMA Architecture for Multi-Gigabyte Per Second Data Transmission[C]. IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC. 2015.6: 972-976.
[2] R. Ammendola, A. Biagioni, O. Frezza, et al. Hardware and Software Design of FPGA-based PCIe Gen3 interface for APEnet network interconnect system[J]. Journal of Physics: Conference Series,2015 : Volume 664.
[3] 李木国,黄影,刘于之. 基于FPGA的PCIe总线接口的DMA传输设计[J]. 计算机测量与控制,2013,01:233-235 249
以上是毕业论文任务书，课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
