1. 毕业设计（论文）的内容和要求
内容:1、在FPGA内嵌入AT80C51的核，能实现基于的51单片机的功能2、基于51内核完成数字时钟的设计3、数字时钟功能能完成正常计时，修改时间，设定闹钟的功能要求：1. 对相关知识综述；2. 保证各模块之间的接口的物理特性；3. 利用Verilog和C语言进行软件编程及仿真测试；4. 搭建硬件电路，进行调试；5. 总结毕业设计，完成毕业论文。
2. 参考文献
[1]李云松，宋锐，雷杰，杜建超.Xilinx FPGA设计基础.西安：西安电子科技大学出版社，2008.[2]王金明.Verilog HDL 程序设计教程[M]. 北京:人民邮电出版社. 2004.[3]何宾等.EDA原理及Verilog实现.北京:清华大学出版社，2010.[4]刘欲晓等.EDA技术与VHDL电路开发应用实践.北京:电子工业出版社，2009.[5]陆其明等. DiretShow实务精选.北京：科学出版社,2004.[6]http://www.eeworld.com.cn/FPGA/fpga/. [7] http://www.openhw.org/article/10-07/1920001279252311.html.
剩余内容已隐藏，您需要先支付 10元 才能查看该篇文章全部内容！立即支付
以上是毕业论文任务书，课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
