1. 毕业设计（论文）的内容、要求、设计方案、规划等
随着电子技术的发展, 特别是大规模集成电路的研制和发展, 电子电路的设计变得越来越复杂, 为了提高开发的效率, 缩短其开发的时间, 设计师逐渐转向可编程逻辑器件( 包括FPGA和CPLD) 的开发。
VHDL语言是电子设计的主流硬件描述语言, 遵循EDA解决方案自顶向下的设计原则, 并能保持良好的接口兼容性, 在电子工程领域, 已经成为事实上的通用硬件描述语言。
本设计主要研究了采用FPGA和VHDL语言，运用自顶向下设计思想设计多功能数字钟的问题。
剩余内容已隐藏，您需要先支付后才能查看该篇文章全部内容！
2. 参考文献（不低于12篇）
1．FPGA与SOPC设计教程-DE2实践 张志刚编著 西安电子科大出版
2．EDA技术与实验教程 宋烈武编著 电子工业出版社
3. 基于Altera FPGA/CPLD的电子系统设计及工程实践 杨春玲编著 人民邮电出版社
剩余内容已隐藏，您需要先支付 10元 才能查看该篇文章全部内容！立即支付
以上是毕业论文任务书，课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
