1. 毕业设计（论文）主要内容：
利用FPGA和外围器件设计一数字秒表学生技能要求：熟悉FPGA及外围LED等器件的硬件设计及软件编程，对模拟及数字电路和相关硬件有一定的基础。
2. 毕业设计（论文）主要任务及要求
（1）设计基于FPGA的数字秒表的整体结构框图及硬件原理图。（2）设计基于FPGA的数字秒表的具体程序。
（3）使用仿真对设计的数字秒表进行验证。
（4）完成题目的开题报告。
剩余内容已隐藏，您需要先支付后才能查看该篇文章全部内容！
3. 毕业设计（论文）完成任务的计划与安排
1-3周： 查阅中、英文数据，确定选题和设计内容，在广泛调研的基础上完成开题报告。4-5周： 了解相关的专业知识，完成不少于5000汉字的英文翻译任务。
6-9周： 继续深入学习相关内容，逐步实施设计方案。
10-12周：完成电路硬件和软件部分的设计并仿真。
剩余内容已隐藏，您需要先支付后才能查看该篇文章全部内容！
4. 主要参考文献
[1] 王金明. Verilog HDL程序设计教程[M]. 北京：人民邮电出版社，2004[2] 吴继华，王诚. 设计与验证Verilog HDL [M]. 北京：人民邮电出版社，2006
[3] IEEE Standart Hardware Description Langunge Based on the Verilog Hardware Description ,IEEE Computer Society，IEEE Std 1364-1995
剩余内容已隐藏，您需要先支付 10元 才能查看该篇文章全部内容！立即支付
以上是毕业论文任务书，课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
